

Digital Technology

Hoofdstuk 1 – Inleiding



VIVES University of Applied Sciences
Bachelor in electronics-ICT



— Digital Technology

Hoofdstuk 1: Inleiding

Inhoud

1. **Waarom digitaliseren?**
2. Logica families
3. Kenmerken
4. Praktische tips

— Digital Technology

Hoofdstuk 1: Inleiding

1. Waarom digitaliseren?


- De natuurlijke wereld is echter een **analoge** wereld!
- Elk natuurlijk proces is een sequentie van **continue** gebeurtenissen.
- Analoge, elektrische signalen zijn bijvoorbeeld continue signalen die gekenmerkt worden door hun frequentie, amplitude, fase, ...
- Analoge signalen kunnen gedigitaliseerd worden door ze te bemonsteren en ze discreet voor te stellen met een bepaalde **resolutie**.
- Het bepalen van de minimum **bemonsteringsfrequentie** (samplefrequentie) om de analoge signalen voldoende nauwkeurig te kunnen reconstrueren is essentieel.
- Het **theorema van Shannon** stelt dat de minimale samplefrequentie gelijk is aan *tweemaal* de hoogst voorkomende frequentie in het bemonsterde, analoge signaal.

— Digital Technology

Hoofdstuk 1: Inleiding

1. Waarom digitaliseren?

- Via onderstaande figuur kan intuïtief worden aangetoond dat de samplefrequentie voldoende hoog moet zijn om het oorspronkelijke signaal te kunnen reconstrueren.





Figuur 1.1: wat is een correcte samplefrequentie?

— Digital Technology

Hoofdstuk 1: Inleiding

1. Waarom digitaliseren?

- Indien de samplefrequentie niet voldoende hoog wordt genomen, treedt een effect op dat '**aliasing**' noemt. De aliasfrequentie heeft een frequentie die veel lager is dan de frequentie van het oorspronkelijke signaal.



Figuur 1.2: wat is aliasing?

— Digital Technology

Hoofdstuk 1: Inleiding

1. Waarom digitaliseren?

- In digitale technologie wordt er gewerkt met een **binaire** voorstelling van grootheden.
- Met N bits kunnen 2^N verschillende toestanden worden voorgesteld.
- In het domein van de (analoge) elektronica wordt er gewerkt met **spanningen** en **stromen**.
- Omdat er gebruik zal worden gemaakt van twee symbolen, zijn er nog diverse mogelijkheden van voorstelling:
 - **Positieve logica**: '0' = **laag** niveau (L) '1' = **hoog** niveau (H)
 - Het gebruik van **positieve** logica is typisch voor **TTL** (Transistor Transistor Logic).
 - **Negatieve logica**: '0' = **hoog** niveau (H) '1' = **laag** niveau (L)
 - Het gebruik van **negatieve** logica is typisch voor **PMOS**-technologie (Metal Oxide Semiconductor van het P-type).

— Digital Technology

Hoofdstuk 1: Inleiding

1. Waarom digitaliseren?

Technology	State Representing Bit	
	0	1
Relay logic	Circuit open	Circuit closed
CMOS logic	0-1.5V	3.5-5V
Transistor-transistor logic	0-0.8V	2-5V
Fiber optics	Light off	Light on
Dynamic memory	Capacitor discharged	Capacitor charged
Nonvolatile, erasable memory	Electrons trapped	Electrons released
Bipolar read-only memory	Fuse blown	Fuse intact
Magnetic tape or disk	Flux direction N	Flux direction S
Read-only compact disc	No pit	Pit
Writeable compact disc (CD-R)	Dye in crystalline state	Dye in noncrystalline state

Figuur 1.3: binaire voorstelling van stabiele toestanden

— Digital Technology

Hoofdstuk 1: Inleiding

1. Waarom digitaliseren?


- In deze basiscursus wordt gebruik gemaakt van **positieve** logica (TTL) en komt een '1' overeen met een hoge spanning (5 V) en een '0' met een lage spanning (0 V of massapotentiaal).
- Eén van de grootste nadelen van **analoge** systemen is dat ze onderhevig zijn aan **omgevingsfactoren**, zoals *temperatuur* en *vochtigheid*, waardoor specifieke technieken moeten worden toegepast om bepaalde instellingen stabiel te kunnen houden.
- Enkele voorbeelden van technieken zijn **negatieve feedback** en **temperatuurscompensatie**. Praktisch is het werken met toleranties en binnen een gedefinieerd (stabiel) werkingsgebied onvermijdelijk en zijn absolute instellingen niet realistisch.
- Het onderhevig zijn aan externe factoren kan goed opgevangen worden bij een digitaal signaal. Dit is mogelijk doordat de afstand tussen een **hoog** en een **laag** niveau voldoende groot is en omdat er een duidelijke tolerantie is op de waarden zelf.

— Digital Technology

Hoofdstuk 1: Inleiding

1. Waarom digitaliseren?

- De spanning die overeenkomt met een H-niveau, V_H , ligt tussen $V_{H \text{ MIN}}$ en $V_{H \text{ MAX}}$.
- De spanning die overeenkomt met een L-niveau, V_L , ligt tussen $V_{L \text{ MIN}}$ en $V_{L \text{ MAX}}$.
- Onderstaande figuur illustreert het principe van de toleranties op het *hoge* en het *lage* niveau voor de spanningen.



Figuur 1.4: marge op de spanningsniveaus

— Digital Technology

Hoofdstuk 1: Inleiding

1. Waarom digitaliseren?

- De logische toestanden '1' en '0' zullen worden verwerkt door *logische* componenten of bouwstenen.
- Intern worden deze componenten of bouwstenen opgebouwd door analoge, elektronische componenten, zoals weerstanden, dioden en transistoren.
- De actieve componenten worden gevoed door een voedingsspanning V_{CC} , die voor klassieke TTL-componenten 5 V is. Het hoog niveau (H of '1') wordt bijgevolg gelijkgesteld aan 5 V.
- Het laag niveau (L of '0') wordt gelijkgesteld aan 0 V of massapotentiaal.
- Elektronische schakelingen die de Booleaanse functies vervullen worden **logische poorten** of **logische schakelingen** genoemd.
- De basispoorten zijn de schakelingen, die beantwoorden aan de NOT-, AND- en OR-functies.


Digital Technology

Hoofdstuk 1: Inleiding


1. Waarom digitaliseren?

- Voorbeelden van logische poorten:
 - Symbolen
 - Poorten met **bipolaire** transistoren
 - Poorten met **CMOS** transistoren

Practical inverter (NOT) circuit




Figuur 1.6: NOT gate structuur met bipolaire transistoren



Figuur 1.5: symbolen van logische poorten

CMOS NAND gate



Figuur 1.7: NAND gate structuur met CMOS transistoren

— Digital Technology

Hoofdstuk 1: Inleiding

Inhoud

1. Waarom digitaliseren?
2. **Logica families**
3. Kenmerken
4. Praktische tips

— Digital Technology

Hoofdstuk 1: Inleiding

2. Logica families

- Een onderscheid om de verschillende logische bouwstenen op te delen kan gemaakt worden volgens de **halfgeleidertechnologie**, waarmee de geïntegreerde schakelingen geproduceerd zijn.
- Verschillen kunnen optreden in bijvoorbeeld vermogendissipatie, snelheid en ruisgevoeligheid.
- De twee basisfamilies zijn:
 - **TTL**: Transistor Transistor Logic
 - **CMOS**: Complementary Metal Oxide Semiconductor
- Voor TTL is de 74-serie de meest voorkomende reeks. Het voorvoegsel 74 wordt gevolgd door twee of drie cijfers, die verschillende componenten aanduiden.

— Digital Technology

Hoofdstuk 1: Inleiding

2. Logica families

- Een tussenvoegsel tussen 74 en het type IC duidt de verschillen in **fabricage** aan:

Tussenvoegsel	Verklaring
geen	Standaard TTL
C	CMOS -versie van de TTL component
F	Fast – snelle versie van de component
H	High-speed versie
S	<i>Schottky</i> ingang voor hogere snelheid en noisemargin
LS	Laagvermogen <i>Schottky</i>
HC	High speed met CMOS compatibele ingangen
HCT	High speed CMOS met TTL compatibele uitgangen

Tabel 1.1: overzicht van diverse digitale technologieën

— Digital Technology

Hoofdstuk 1: Inleiding

2. Logica families

- **TTL kenmerken**
- *TTL families – 7400 series*
 - **74** (standard), **74H** (high speed), **74L** (low-power), **74S** (Schottky), **74LS** (low-power Schottky), **74AS** (Advanced Schottky), **74ALS** (Advanced low-power Schottky), **74F** (Fast), ...
- *Ongebruikte ingangen en uitgangen?*
 - Ongebruikte **ingangen** kunnen in principe **open** blijven, doch worden in de praktijk verbonden met een vast niveau, bijvoorbeeld een '0' via pull-down resistors of een '1' via pull-up resistors. Dit voorkomt ongewenste uitgangsniveaus door ongedefinieerde ingangsniveaus of het ongewenst schakelen van de uitgangen door storingen.
 - Ongebruikte **uitgangen** worden steeds **open** gelaten.
- *Output configuraties*
 - Totem pole
 - Tri-state
 - Open-collector


Digital Technology

Hoofdstuk 1: Inleiding

2. Logica families


- **TTL Output configuraties**

- Totem pole
- Tri-state
- Open-collector



Figuur 1.8: totem pole output configuratie

Tristate buffer symbol




Truth table

A	B	Output
0	0	High-Z
0	1	0
1	0	High-Z
1	1	1

Figuur 1.9: tri-state output configuratie

Inverter circuit with open-collector output



Figuur 1.10: open-collector output configuratie


Digital Technology

Hoofdstuk 1: Inleiding

2. Logica families

- **TTL** = Transistor Transistor Logic

Simplified Transistor - Transistor Logic (TTL)



- * Transistor - Transistor Logic (TTL)
- * Simplified form of inverter
 - Two instead of four transistors
 - Two instead of four resistors
- * For low v_i input, output v_o is high
 - Q_1 is on (**saturation**).
 - Q_3 is off (**cutoff**).
 - So $v_o = V_{CC} - i_C R_C \approx V_{CC}$
- * For high v_i input, output v_o is low
 - Q_1 is off (**inverse mode**).
 - Q_3 is on (**saturation**).
 - So $v_o = V_{CC} - i_{C3} R_C$ is small.
 - Q_3 driven into saturation region
so $v_o = V_{CE,sat} \approx 0.2V$.


Figuur 1.11: eenvoudige TTL inverter

Digital Technology

Hoofdstuk 1: Inleiding

2. Logica families

- Voorbeeld van een LS-TTL 2-input NAND



Figuur 1.12: LS-TTL 2-input NAND gate

— Digital Technology

Hoofdstuk 1: Inleiding

2. Logica families


- CMOS kenmerken
- **CMOS families**
 - 4000 series
 - 7400 series
 - **74HC** (high-speed CMOS)
 - **74HCT** (high-speed CMOS, TTL compatible)
 - **74AC** (advanced CMOS)
 - **74ACT** (advanced CMOS, TTL compatible)
 - **74FCT** (fast CMOS, TTL compatible)
 - **74FCTT** (fast CMOS, TTL compatible with TTL V_{OH})
- **Ongebruikte ingangen**
 - Ongebruikte ingangen worden NIET open gelaten
- **Output**
 - Standard/regular, tri-state, open-drain

Digital Technology

Hoofdstuk 1: Inleiding

2. Logica families

- Low voltage CMOS logic



Figuur 1.13: spanningsniveaus voor verschillende CMOS families

— Digital Technology

Hoofdstuk 1: Inleiding

2. Logica families

- Voor CMOS is de **4000 serie** de meest voorkomende versie.
- Opnieuw worden de varianten onderscheiden door volggetallen en achtervoegsels.

Achtervoegsel	Verklaring
geen	standaard-CMOS
A	standaard-ongebufferde CMOS
B, BE	verbeterde gebufferde CMOS
UB,UBE	verbeterde ongebufferde CMOS

Tabel 1.2: overzicht van CMOS technologieën

— Digital Technology

Hoofdstuk 1: Inleiding

Inhoud

1. Waarom digitaliseren?
2. Logica families
- 3. Kenmerken**
4. Praktische tips

— Digital Technology

Hoofdstuk 1: Inleiding

3. Kenmerken

- Er werd reeds vermeld dat logische niveaus in feite spanningen zijn die de logische toestanden 1 en 0 voorstellen. Deze niveaus zijn voor TTL anders dan voor CMOS.
- **TTL:** de logische niveaus zijn absoluut
- **CMOS:** de logische niveaus zijn relatief t.o.v. de voedingsspanning V_{DD}

Niveau	CMOS	TTL
logische 1	meer dan $\frac{2}{3} V_{DD}$	meer dan 2 V
logische 0	minder dan $\frac{1}{3} V_{DD}$	minder dan 0.8 V
ongedefinieerd	tussen $\frac{1}{3}$ en $\frac{2}{3} V_{DD}$	tussen 0.8 en 2 V

Tabel 1.3: logische niveaus bij TTL en CMOS

Digital Technology

Hoofdstuk 1: Inleiding

3. Kenmerken

- De **ruismarge** (noise margin) geeft de mogelijkheid weer van een logische schakeling om ruis te tolereren/onderdrukken. Indien deze waarde groot is kan de component goed functioneren in een ruisrijke omgeving.
- Onderstaande figuur geeft de logische niveaus en ruismarges weer voor **TTL** en **CMOS**.

V			V		
		V_{DD}			V_{CC}
1	ruismarge	V_{IHMIN}	1		$V_{OH MIN}$
	onbepaald		2,0 V	ruismarge	$V_{IH MIN}$
		$V_{IL MAX}$	0,8 V	onbepaald	$V_{IL MAX}$
			0,4 V	ruismarge	$V_{OL MAX}$
0	ruismarge	0 V	0		0 V
CMOS			TTL		


Figuur 1.14: ruismarge bij CMOS en TTL

— Digital Technology

Hoofdstuk 1: Inleiding

3. Kenmerken

- *Noise margin*



Figuur 1.15: ruismarge grafisch voorgesteld

— Digital Technology

Hoofdstuk 1: Inleiding

3. Kenmerken

- Logische schakelingen worden veelvuldig in cascade (na elkaar) geschakeld.
- Aan de ingang van de eerste schakeling legt men een variabele parameter (0 of 1) aan. Op zijn beurt wordt de uitgang verbonden met de ingang van een tweede schakeling. Deze tweede schakeling moet eveneens een hoog- of een laagniveau 'zien' om te kunnen reageren.
- **Definitie**
- De **ruismarge** wordt gedefinieerd als het verschil tussen de minimumwaarden van de hoge spanningsniveaus aan de in- en uitgang, maar ook als het verschil tussen de maximumwaarden van de lage spanningsniveaus aan de in- en uitgang:
- **Ruismarge** (noise margin) = $V_{OH(min)} - V_{IH(min)}$ of $V_{OL(max)} - V_{IL(max)}$
 - $V_{OH(min)}$ = de minimumwaarde van de hoge toestand (logische 1) van de uitgangsspanning
 - $V_{IH(min)}$ = de minimumwaarde van de hoge toestand van de ingangsspanning
 - $V_{OL(max)}$ = de maximumwaarde van de lage toestand (logische 0) van de uitgangsspanning
 - $V_{IL(max)}$ = de maximumwaarde van de lage toestand van de ingangsspanning
- De **ruismarge** voor een standaard 7400 **TTL** serie bedraagt ongeveer **400 mV**.
- De **ruismarge** voor een **CMOS-schakeling** is groter en bedraagt ongeveer **1/3 V_{DD}** .

— Digital Technology

Hoofdstuk 1: Inleiding

3. Kenmerken

Kenmerken	Logicafamilies			
	74..	74LS..	74HC..	40BE
Maximum voedingsspanning	5.25 V	5.25 V	5.5 V	18 V
Minimum voedingsspanning	4.75 V	4.75 V	4.5 V	3 V
Statische vermogendissipatie (per poort bij 100 kHz) *	10 mW	2 mW	te verwaarlozen	te verwaarlozen
Dynamische vermogendissipatie (per poort bij 100 kHz)	10 mW	2 mW	0.2 mW	0.1 mW
Vertragingstijd (tpd) in nsec	10	10	10	105
Maximum klokfrequentie MHz	35	40	40	12
Power-Delay Product * pJ bij 100 kHz	100	20	1.2	11
Minimum uitgangsstroom bij $V_0 = 0.4 \text{ V}$ in mA	16	8	4	1.6
Fan-out: aantal LS belastingen	40	20	10	4
Maximum uitgangsstroom bij $V_{IN} = 0.4 \text{ V}$ in mA	- 1.6	- 0.4	± 0.001	-0.001

Tabel 1.4: kenmerken van logica families

— Digital Technology

Hoofdstuk 1: Inleiding

3. Kenmerken

- **Statische vermogendissipatie**
 - Dit is het vermogen dat opgenomen wordt door een poort als men aan de ingang een blokgolf aanlegt met een 'duty cycle' van 50%. Concreet betekent dit dat de tijd waarin V_{IN} hoog is, even lang duurt als het laag niveau van V_{IN} .
- **Power delay product**
 - Het is het product van het verbruikte statische vermogen en de poortvertragingstijd t_{pd} (propagation delay time).
 - Dit is één van de belangrijkste parameters om de **kwaliteit** van een logische familie te bepalen.
 - Een poort is immers van goede kwaliteit, indien men een **kleine t_{pd}** bereikt met een **klein vermogen**.
 - De moeilijkheid is een **grote snelheid** bij een **laag vermogen** te bereiken.
 - Het is eenvoudig om een kleine t_{pd} te verkrijgen, als men de voedingsspanning V_{CC} sterk vergroot. Daardoor zal het vermogen echter ook stijgen!

— Digital Technology

Hoofdstuk 1: Inleiding

3. Kenmerken


- *Tri state logic*
- De digitale IC's die aangepast zijn aan een microprocessorbus hebben een uitgang met drie toestanden (**tri-state** output).
- Wanneer verschillende logica componenten gelijktijdig op deze bus worden aangesloten moet men busconflicten voorkomen. De ene poort kan een uitgang zijn, terwijl de andere een ingang is en men mag geen gegevens sturen naar een uitgang!
- Deze uitgangen worden dan in een toestand geplaatst met een hoge impedantie, waarbij de uitgang als het ware wordt afgeschakeld.
- Dergelijke componenten hebben een besturingsingang (enable – EN) of een chip select (CS). In dit geval moet men deze ingang sturen met een hoog of een laag niveau opdat de uitgang de bus zou kunnen activeren.
- Het is bijgevolg aan te raden de **datasheets** te raadplegen om te verifiëren wanneer een IC actief wordt. Indien een actief laag ingangssignaal vereist is, wordt dit aangeduid door een cirkeltje te tekenen aan het symbool, ofwel zal men de aanduiding 'inverteren'.

Digital Technology

Hoofdstuk 1: Inleiding

3. Kenmerken

- tri state logic



Figuur 1.16: structuur en werking van een tri-state buffer

— Digital Technology

Hoofdstuk 1: Inleiding

3. Kenmerken

- *Definities fan-out, fan-in*

- *fan-out*

- De **fan-out** van een bepaalde poort is het aantal poortingangen dat door de uitgang van de beschouwde poort gestuurd kan worden.
- Deze definitie is maar zinvol indien poorten van dezelfde familie met elkaar verbonden worden. Indien men MOS-poorten op een TTL-uitgang aansluit, kan men een nagenoeg onbeperkt aantal poorten sturen, daar waar voor TTL-poorten de 'fan-out max' slechts 10 bedraagt.

- *fan-in*

- Dit getal geeft weer hoeveel standaard ingangen evenveel stroom verbruiken of leveren als de beschouwde ingang van de poort.
- Zo zal een poortingang die maar half zoveel stroom verbruikt als een standaard ingang een fan-in hebben van 0.5. Het is een maat voor het belastingseffect van een ingang.
- Hieruit volgt dat op elk knooppunt in een digitale schakeling de fan-out van de stuurtrap altijd groter of gelijk moet zijn aan de TOTALE fan-in van de volgende trappen.

— Digital Technology

Hoofdstuk 1: Inleiding

3. Kenmerken

- *Verband tussen fan-in en fan-out*

Sturende component	Maximum aantal ingangen dat kan worden aangestuurd				
	74	74LS	74S	74HC	CMOS
74	10	40	8	onbeperkt	onbeperkt
74 buffers	30	60	24	onbeperkt	onbeperkt
74 LS	5	20	4	onbeperkt	onbeperkt
74LS buffers	15	60	12	onbeperkt	onbeperkt
74HC	2	10	2	onbeperkt	onbeperkt
74HC buffers	4	15	4	onbeperkt	onbeperkt
CMOS	-	1	-	50	50

Tabel 1.5: fan-in en fan-out voor verschillende logica families

— Digital Technology

Hoofdstuk 1: Inleiding

Inhoud

1. Waarom digitaliseren?
2. Logica families
3. Kenmerken
- 4. Praktische tips**

— Digital Technology

Hoofdstuk 1: Inleiding

4. Praktische hints

1. De meeste TTL en CMOS IC's zijn ontworpen om te werken met één enkele voedingsspanning van nominaal +5 V. Bij TTL-ontwerpen dient deze nauwkeurig gestabiliseerd te worden. De spanning moet liggen tussen 4.75 V en 5.25 V.
2. Bij CMOS-componenten is het belangrijk te weten dat de t_{pd} *hoger* is naarmate de voedingsspanning *lager* wordt. Een hoge snelheid vereist dus een hogere voedingsspanning.
3. CMOS-schakelingen maken een grotere tolerantie van de voedingsspanningsvariaties mogelijk en werken met een groter bereik (typisch 3 tot 15 V) dan een TTL-schakeling.
4. De stroomdissipatie is hoger bij TTL dan bij hun CMOS-equivalenten. Een TTL-component vraagt een stroom van ongeveer 0,8 mA. Dit is 1000 maal meer dan CMOS, die werkt met een schakelfrequentie van 10 kHz. Men moet deze schakelfrequentie inderdaad vermelden omdat een CMOS-component slechts een verwaarloosbaar vermogen in rusttoestand opneemt. Naarmate de snelheid hoger wordt, stijgt de dissipatie proportioneel. Wanneer de schakelsnelheid boven enkele MHz komt, is de stroomopname zelfs groter dan bij TTL-componenten.

— Digital Technology

Hoofdstuk 1: Inleiding

4. Praktische hints

5. Bij motorregelingen is het soms aan te raden CMOS te verkiezen boven TTL, omdat deze componenten minder ruisgevoelig zijn bij een spanning hoger dan 5 V.
6. Alle CMOS-componenten zijn voorzien van beschermingsdiodes aan de ingangen als protectie tegen statische elektriciteit. Toch is het raadzaam om voorzorgsmaatregelen te nemen (aarding van de pols, metalen delen aarden, ...).
7. Gebufferde CMOS componenten hebben een hogere t_{pd} , maar een hogere ruismarge dan ongebufferde versies.
8. Ongebruikte TTL-ingangen moeten met het logische '1' niveau (voedingsspanning) verbonden worden met behulp van weerstanden van ongeveer 47 k Ω . Eén weerstand van 1 k Ω of 2.2 k Ω is voldoende voor het optrekken van 25 ongebruikte ingangen van een standaard uitvoering. Ongebruikte CMOS-ingangen dienen met V_{DD} of V_{SS} te worden verbonden, afhankelijk van de logische (Booleaanse) functie.
9. CMOS en TTL hebben een laagimpedante voedingsspanning nodig, die voldoende ontkoppeld moet worden. Dit ontkoppelen gebeurt door een condensator tussen 10 nF en 100 nF te plaatsen voor elke twee of vier componenten en de plaatsing gebeurt dicht bij het IC.

Digital Technology

Einde hoofdstuk 1 – Inleiding



VIVES University of Applied Sciences
Bachelor in electronics-ICT

